Избавляемся от лишнего клокового домена.

При проектировании последовательных интерфейсов практически всегда возникает проблема реализации работы устройства от одного общего тактового сигнала.

Классический пример последовательного интерфейса приведен на Рис.1.

Рис.1. Последовательный интерфейс.

На приведенной диаграмме видно, что данные в приемник защелкиваются по переднему фронту сигнала SCLK. При этом данные с передатчика должны установиться на линии DOUT до прихода переднего фронта SCLK.

Типовая реализация такого интерфейса на языке Verilog выглядит следующим образом: