Мир FPGA

FPGA, PLD, ASIC, SoC and Hardware Design

  • Календарь

    Февраль 2010
    Пн Вт Ср Чт Пт Сб Вс
    « Июл    
    1234567
    891011121314
    15161718192021
    22232425262728
  • Архив

  • География посетителей

    free counters
  • Подписаться

Модель аудио-кодека WM8731.

Опубликовал W@rmSnow на 22/07/2009

Как я уже писал в посте «Авторские права», одним из моих основных рабочих инструментов является плата Altera DE2 от компании Terasic. В ходе работы с этой платой возникла необходимость в создании поведенческой модели аудио-кодека WM8731, установленного на этой плате. К слову сказать, кодек оказался довольно неплохим. Однако мне совсем не понравилось, как инженеры Terasic установили его на плату.
Во-первых: вход тактового сигнала кодека подключен к FPGA. То есть при разработке аудио-приложений один модуль PLL оказывается занят. Хотя на плате уйма места для того, чтобы поставить рядом с кодеком собственный кварцевый генератор. Серьезный минус!
Во-вторых: выводы кодека CSB и MODE заземлены, что делает невозможным его конфигурацию по SPI-протоколу (только I2C). Сам же модуль конфигурации кодека, поставляемый вместе с платой, работает через раз (пришлось писать свой собственный).

Прочтите эту запись до конца »

Рубрика: Interfaces, Models | Оставьте комментарий »

“Умение разбираться в чужом коде”

Опубликовал W@rmSnow на 14/07/2009

Знакомая фраза, не так ли?

Большинство работодателей считают необходимым вставить эту фразу на одно из первых мест в список требований к потенциальному кандидату.

По моему мнению, за этой фразой кроется не совсем то, что подразумевает работодатель…

Прочтите эту запись до конца »

Рубрика: General | Оставьте комментарий »

Избавляемся от лишнего клокового домена.

Опубликовал W@rmSnow на 07/05/2009

При проектировании последовательных интерфейсов практически всегда возникает проблема реализации работы устройства от одного общего тактового сигнала.

Классический пример последовательного интерфейса приведен на Рис.1.

Рис.1. Последовательный интерфейс.

Рис.1. Последовательный интерфейс.

На приведенной диаграмме видно, что данные в приемник защелкиваются по переднему фронту сигнала SCLK. При этом данные с передатчика должны установиться на линии DOUT до прихода переднего фронта SCLK.

Типовая реализация такого интерфейса на языке Verilog выглядит следующим образом:

Прочтите эту запись до конца »

Рубрика: Clock Domains, Coding Style, Design Tricks, Interfaces | Оставьте комментарий »

Авторские права.

Опубликовал W@rmSnow на 07/04/2009

В начале работы над блогом я хотел бы коснуться такого щекотливого вопроса, как авторские права.

Для начала собственное мнение: преследованием за нарушение авторских прав занимаются в основном те, кто уже не в состоянии зарабатывать другими способами (как, например, созданием каких-то новинок или оригинальных решений). Ну, выдохлись, бывает. А таких вещей, как патентование смайликов и прочего виртуального мусора, я вообще понять не могу. Увы, но поборничество авторских прав в последнее время принимает просто омерзительные формы.
Поэтому тем, кто надеется заработать на своих публикациях, лучше поискать другой информационный ресурс.

Прочтите эту запись до конца »

Рубрика: General | Оставьте комментарий »

Ключ на старт!

Опубликовал W@rmSnow на 07/04/2009

Доброго дня всем!

После многих лет работы по специальности возникло желание создать свой русскоязычный блог, посвященный электронике.

Название «Мир FPGA» отражает в себе основную область интересов авторов блога – работу с программируемой логикой. Однако это не значит, что публикации на другие темы, относящиеся к электронике, будут обходиться стороной.

Администрация блога приглашает всех заинтересованных специалистов поучаствовать в создании информационного ресурса, в котором они смогут поделиться своим опытом работы в различных областях электроники, и, надеемся, найти для себя полезную информацию.

Ключ на старт!

Автор: W@rmSnow

Рубрика: General | Оставьте комментарий »